為鞏固在全球先進半導體制造領域的領先地位，中國臺灣地區NSTC部門宣布啟動一項為期五至十年的專項計劃，聚焦高性能芯片關鍵技術及創新應用研發。該計劃由中山大學王卓欽教授領銜，聯合臺灣大學陸梁鴻教授、陽明交通大學柯明道教授與何拓宏教授共同主持，明確四大核心研究方向：高效能高速計算芯片、高功率高傳輸電路與芯片模塊、邊緣計算芯片應用及先進芯片制造技術。
對于節能高速計算芯片，研究團隊將重點開發硅基半導體芯片及邏輯與存儲一體化系統，通過先進封裝技術構建異質整合平臺，以支撐高性能芯片系統的量產。針對資金與人力限制，NSTC要求項目末期需完成原型系統驗證，其算力需超過每秒千萬億次運算（1 POPS），并支持參數規模超100億的大型語言模型（LLM）的高維、超大規模計算需求。

高功率高傳輸電路與芯片模塊項目旨在解決高性能計算（HPC）大數據應用中的連接與傳輸難題。研究將整合硅光子異質集成技術，結合高頻高速電路創新設計，構建復雜通信系統，以提升數據傳輸效率與穩定性。

針對下一代智能感知需求，研究聚焦超低功耗、超低延遲的邊緣計算芯片開發，重點突破關鍵芯片設計及異質軟硬件整合技術。項目要求團隊提出實際應用場景并完成原型驗證，核心指標包括大幅降低計算功耗、提升傳感器靈敏度、縮短感知延遲及優化整體能效。
面對傳統摩爾定律因光刻波長、掩模尺寸及二維組件微觀尺度限制而接近物理極限的挑戰，英偉達提出的“超摩爾定律”（Hyper Moore’s Law）強調通過芯片設計、架構及制造工藝的革新，實現每年計算性能翻倍。為此，3D封裝技術成為關鍵，其通過垂直堆疊多芯片提升密度、性能與功能。結合3D器件與3D封裝的“3D×3D”技術，將推動晶體管結構從平面鰭式場效應晶體管（FinFET）向亞2納米納米片場效應晶體管（NSFET）及互補式場效應晶體管（CFET）升級，并引入背面供電設計，將性能、功耗與面積（PPA）等效指標每兩年提升一倍。（校對/趙月）