Chiplet已然成為新世代半導體設計中被提及甚至使用最多的創新技術，甚至在《麻省理工科技評論》列出的2024年十大突破科技中，Chiplet與Exascale級別超算、Apple Vision一樣位列其中。畢竟隨著半導體制造工藝發展的速度進一步減緩，從芯片設計架構上創新就成了常態。

然而，目前的Chiplet仍存在一些門檻問題，不少人也發現了基本只有大公司才用到這一先進技術，且主要集中在通信、大規模數據處理等領域，反倒是設計周期長的汽車、成本敏感的消費電子和可靠性要求高的工業領域，比較缺乏Chiplet設計的參與。

成本問題

與任何新的設計突破一樣，芯片設計廠商首要考慮的還是成本問題。半導體設計并非毫無風險可言，對于不少初創公司而言更是如此，而成本很大程度上決定了風險大小，尤其是針對一些尚未開始出貨的芯片。

至于在Chiplet上，首先就是D2D接口的高成本和復雜度問題，如今已有的這些D2D接口，不管是否開放統一與否，比如AIB、UCIe或BoW，都盡可能地去降低了復雜度的門檻，但實現方式或者采購的成本依舊很高，尤其是一些商用接口IP。

這些IP往往擁有極高的性能，不過對于中低端的芯片來說可能有些性能過剩了，成本也比較高。除了AIB之外，幾乎沒有可用的開源IP，且已有商用IP無法與開源開發工具兼容，缺乏工藝節點的可移植性等等，都進一步增加了Chiplet設計的成本支出。

接著就是制造封裝上的成本問題，對于英特爾、AMD和英偉達等廠商而言，他們的新品已經過渡到了5nm及更先進的節點，再加上產量較大，Chiplet架構創新和復用帶來的成本降低已經可以抵消掉先進封裝和接口IP帶來的成本增加。


缺乏更加開放的生態

雖然已經有了UCIe這種行業開放標準和OCP開放組織的出現，Chiplet在開放性上做得依然不夠好。比如目前在Chiplet設計上，依然缺乏標準或者開放的PDK，且不說幾乎大部分都是定制的，毫無現成的封裝可用，且都是在NDA保護下的。

相關的EDA工具流和IP也是如此，目前Chiplet設計在跨EDA工具流設計上依舊存在不少障礙。這也與當下半導體制造行業現狀不無關系，幾乎一切都有NDA的保護，限制了初創企業、研究機構的開放研究。除此之外，目前依然缺乏足夠的Chiplet代工工廠，這進一步限制了Chiplet的量產和相關產品的原型設計。


英特爾推出開放式汽車Chiplet平臺

CES 2024上，英特爾推出全新的開放式汽車Chiplet平臺，該平臺基于英特爾的Universal Chiplet Interconnect Express標準，支持第三方Chiplet集成到英特爾的汽車產品中。基于芯粒Chiplet的架構，Intel可提供定制化的計算平臺，即將主機廠設計的芯粒與Intel的CPU、GPU、NPU的產品線集成在一起，滿足主機廠多樣化的算力組合。

同時，在封裝方面，英特爾將與比利時微電子研究中心（IMEC）合作，以滿足車規需求。

日本頭部車企和頭部Tier1成立Chiplet聯盟

2024年1月，12家日本汽車制造商、零部件制造商和5家半導體公司組成了“汽車先進SoC研究(ASRA)”聯盟，旨在研究通過Chiplet（小芯片）技術生產更高效的汽車處理器芯片。ASRA官網顯示，該聯盟由豐田、日產、本田、馬自達、斯巴魯、電裝和松下汽車電子等12家日本頭部汽車企業以及汽車零部件企業，與瑞薩電子、Cadence、新思科技、MIRISE Technologies、Socionext 5家頭部半導體企業成立。該聯盟陣容幾乎聚集了日本所有頭部車企和頭部零部件供應商。

ASRA 的目標是到 2028 年建立車載 chiplet 技術，并從 2030 年開始在量產車中安裝 SoC。


規模將超4000億，中國同時面臨機遇與挑戰

實際上，從16nm/14nm節點開始，芯片設計和制造成本飆升，一個完全規模化工藝點的更新周期從18個月延長到30個月甚至更長，半導體工藝技術發展帶來的功耗、性能和面積（PPA）收益下降。如今最先進的芯片有數十億個晶體管，但芯片的擴展變得越來越困難，而且擴展所帶來的價格、性能和功率優勢的縮減速度都快于晶體管，尤其超過3nm之后，FinFET（鰭式場效晶體管）技術將失去動力。

同時在價格方面，芯片成本隨著制程工藝升級不斷增加。以先進工藝節點處于主流應用時期的設計成本為例，工藝節點為28nm時，單顆芯片設計平均成本約為4000萬美元，7nm芯片的設計成本為2.17億美元，5nm芯片的設計成本為4.16億美元，3nm的設計將耗資5.9億美元。

因此，考慮到整個芯片制造成本與功效等因素，將一個較大的芯片分解成多個更小的芯片，并根據需要進行混合和匹配的成本更低，產量更高的Chiplet應運而生。

據研究機構Omdia的數據預計，到2024年，Chiplet的市場規模將達到58億美元，是2018年6.45億美元規模的9倍；到2035年，市場規模將進一步擴大到570億美元（約合人民幣4151.08億元）以上，是2018年規模的88倍。預計Chiplet技術將迎來廣闊的發展空間。

如今，國內外Chiplet相關公司紛紛涌入賽道，積極布局Chiplet技術，在架構設計、互連接口和制造及先進封裝等產業鏈各方面都有新興的技術出現。

據鈦媒體App的統計，目前國內從事Chiplet相關研發的企業和機構主要包括四類：

一是做計算芯片設計的企業，例如寒武紀、壁仞科技、瑞芯微電子（Rockchip）等；

二是以芯原股份、芯耀輝、芯和半導體等 EDA/IP（知識產權）企業；

三是一批新興的專為企業提供Chiplet設計方案的封裝設計服務公司，例如奇異摩爾等；

四是后端封測制造企業，例如長電科技、華天科技、通富微電、甬矽電子等公司。

而且，Chiplet標準方面也備受關注，國內主要包括中科院計算所，工信部電子標準院，以及華為、中興等多家中國企業和科研院所。

當前，海外企業在Chiplet方向上有多個落地產品、進步速度較為激進。例如臺積電，其正在開發一種名為“集成芯片上系統”(SoIC)的技術，這種技術可以為客戶提供使用芯片的3D設計；而AMD在Chiplet技術上深耕已久，目前7nm CPU和GPU產品均使用了Chiplet設計并封裝，未來AMD還將通過轉接板和更密集的互連減少連線開銷，直接在計算芯片上堆疊存儲芯片，以及3D堆疊技術實現芯片封裝等。

國內方面，今年1月，晶圓封裝龍頭長電科技宣布，公司XDFOI Chiplet高密度多維異構集成系列工藝已按計劃進入穩定量產階段，同步實現4nm節點多芯片系統集成封裝產品出貨；龍芯中科采用Chiplet技術，研發出一款面向服務器市場的32核CPU處理器龍芯3D5000，已經于今年上半年提供測試樣片；而寒武紀第四代Al處理器MLUarch03、壁仞科技通用GPU BR100等量產芯片也都采用了Chiplet技術。

北京超摩科技CEO范靖認為，Chiplet技術為高性能CPU設計提供多個技術優勢和機遇，比如Chiplet使得良率提升、能實現用最小產能服務最多的芯片、最大程度利用先進工藝產能等。

不過，當前由于生態系統問題、測試、缺乏標準等因素，Chiplet技術的使用也受到了限制，面臨一定挑戰，尤其是Chiplet對于芯片互連間傳輸、翹曲帶來的制造良率、統一標準、安全性和可靠性等問題有一定影響。

此外，范靖提到，隨著采用Chiplet設計的芯片規模越做越大，封裝復雜度上升，存在翹曲的風險，可靠性變差，還有算力增大、3D堆疊引入了額外的功耗、面積、延遲等問題，從而直接影響芯片性能、物理布局、內存傳輸、測試等。

“一是靈活性易用性如何實現，包括CPU核架構的選擇、如何用盡可能少的流片滿足不同產品對CPU核數的需求、如何在多裸片擴展時無縫實現核間緩存一致性、如何方便有效地完成CPU Chiplet和應用之間的軟件整合等問題；二是如何解決互連互通問題，包括做哪個標準、何時標準能融合、有沒有可能一個設計兼容多種協議、有了標準離完全的互連互通還有多遠、訪存延遲問題等；三是如何把CPU Chiplet做出價值來，包括CPU主頻更高、功耗及能效比更好、面積更好、系統級就緒、車規要求等；四是供應鏈方面的挑戰。”范靖表示。

郝沁汾表示，受到中國芯片產業整體發展水平的制約，Chiplet想要快速實現規模化落地，依然面臨著產業生態基礎薄弱的問題。盡管中國Chiplet熱度和企業積極性超過了美國，但國內產業鏈仍需要建立統一的標準體系，而且需要全行業提供Chiplet技術更細致的戰略發展方向。