三星和三星先進技術研究院周二（12月16日）發布了其制造尺寸小于10 nm的DRAM的技術。三星在IEEE會議上宣布，存儲單元堆疊在外圍電路上，這種方法簡稱為單元-外圍電路（Cell-on-Peri，簡稱CoP）。

這與目前將周界晶體管放置在存儲單元下方的方式截然不同，周界晶體管在高溫堆疊過程中容易受到損壞，導致性能下降。三星將其技術命名為“用于10nm以下CoP垂直通道DRAM晶體管的高耐熱非晶氧化物半導體晶體管”。

這家韓國科技巨頭聲稱，他們采用了一種基于非晶銦鎵氧化物（InGaO）的晶體管，這種晶體管可以承受高達550℃的高溫，從而防止性能下降。 三星補充說，這種垂直溝道晶體管的溝道長度為100nm，可以與單片CoP DRAM架構集成。

該公司指出，在測試過程中，漏極電流的劣化程度極小，晶體管在老化測試中也表現良好。

消息人士稱，該技術目前仍處于研究階段，未來將應用于10nm以下的0a和0b類DRAM產品中。（校對/趙月）